一個(gè)由AMD、谷歌、IBM、美光和Mellanox Technologies共同發(fā)起的組織在近日舉行的FMS閃存峰會(huì )上正式宣布了被成為"開(kāi)放式相干加速器處理器接口"的OpenCAPI總線(xiàn)標準。在這個(gè)開(kāi)放式總線(xiàn)協(xié)議中使用串行傳輸取代了當前DDR4內存使用的并行傳輸模式。

引腳數量大為減少是串行傳輸的一個(gè)優(yōu)勢，從PATA到SATA信號線(xiàn)纜的數量從80個(gè)降低到7個(gè)，而DDR4的280余個(gè)引腳也將在OpenCAPI接口中被減少到75個(gè)，并提供與DDR4-3200MHz相同的25GB/s傳輸帶寬。

像SATA接口一樣，串行的內存接口可以同時(shí)連接多個(gè)不同類(lèi)型的記憶體，包括DRAM內存和斷電后不丟數據的SCM存儲級內存。

新的內存架構能夠使用更少的引腳數帶來(lái)更高的存儲帶寬，IBM去年就已宣布會(huì )在Power 9中采用OpenCAPI內存接口。此外，單通道的OpenCAPI接口在邊緣計算以及嵌入式應用中也能使用發(fā)揮更低引腳數量的優(yōu)勢。不過(guò)內存體系的變化是一項結構大改，盡管AMD也是OpenCAPI的成員之一，在沒(méi)有JEDEC支持的情況下OpenCAPI是否會(huì )出現在個(gè)人電腦當中還尚未可知。